ECC = Error Correcting Code (錯誤訂正碼)，不只是「伺服器記憶體」

ECC 是一種資料完整性技術，可應用於 DRAM、SRAM、快取、總線、儲存裝置、網路封包等任何位元傳輸/儲存路徑。記憶體模組加上 ECC 功能，稱為 ECC DIMM。

運作原理：海明碼 (Hamming Code) + 額外校驗位

• 資料 64 bits + 校驗 8 bits = 72 bits (x72 組織)，或 32+7=39 bits (x39)。
• 寫入時：控制器依資料位計算奇偶校驗位 (Syndrome) 寫入額外晶片。
• 讀出時：重新計算 Syndrome，比對儲存值：

Syndrome = 0          → 無錯誤，直接回傳資料
Syndrome ≠ 0, 單一 bit 錯誤 → 定位錯誤 bit 位置 → 翻轉修正 → 回傳正確資料 (Single Error Correction, SEC)
Syndrome ≠ 0, 多 bit 錯誤 → 偵測到不可修正錯誤 → 觸發 Machine Check Exception (MCE) / 記錄錯誤日誌 / 觸發恐慌/重啟 (Double Error Detection, DED)

為什麼伺服器/工作站強制 ECC？

1. 靜默資料損毀 (Silent Data Corruption) 風險：非 ECC 記憶體單 bit 翻轉無法偵測，寫入資料庫/檔案系統/模型權重 → 後果不可預估 (金融帳目錯誤、基因定序錯誤、模型推理偏移)。
2. 軟錯誤率 (SER) 隨容量/製程上升：DDR5 密度高、電壓低 (1.1V)、單元電荷少，受宇宙射線/α 粒子/熱擾動翻轉機率指數級上升。JEDEC 標準 DDR5 內建單晶片 ECC (On-die ECC)，但無法跨晶片修正，**系統級 ECC (Side-band ECC) 仍不可或缺**。
3. 法規/合規要求：金融 (Basel III)、醫療 (HIPAA)、航太 (DO-254)、汽車 (ISO 26262) 皆要求任務關鍵系統使用 ECC 記憶體。

ECC 記憶體類型對照

常見迷思破解

「ECC 記憶體比較快」

錯。同頻率/時序下，ECC 額外運算在控制器管線並行，**效能損失 < 1%**，主要差異在穩定性與容量上限。

「消費級 CPU (Core i9/Ryzen 9) 不支援 ECC」

部份支援：AMD Ryzen 1000~7000 系列 (需主板 BIOS 開啟)、Intel Core i3-12100/13100 (部分)、Xeon E-2300/W-2400/W-3400 全支援。但消費級主板通常不驗證 ECC 相容性，風險自負。

「DDR5 內建 ECC 就不用買 ECC DIMM 了」

錯。On-die ECC 只保護單晶片內部 bit 翻轉，無法修正跨晶片、命令/位址總線、資料總線傳輸錯誤。**Side-band ECC (x72/x80) 仍為系統級資料完整性最後防線。**

「ECC 記憶體不能超頻」

可超頻，但需同時通過 ECC 檢查，穩定性門檻更高。伺服器平台通常鎖頻保穩定；工作站/發燒平台 (Threadripper Pro、Xeon W) 可在 BIOS 解鎖超頻並保留 ECC。

如何確認系統啟用 ECC？

• Windows：wmic memorychip get DataWidth,TotalWidth → TotalWidth=72, DataWidth=64 為 ECC；=64,64 為非 ECC。
• Linux：dmidecode -t memory | grep -i "error correction" → Multi-bit ECC / Single-bit ECC。
• BIOS/UEFI：Memory Configuration → ECC Support: Enabled。
• EDAC 驅動 (Linux) / WHEA (Windows) 記錄可修正/不可修正錯誤計數，定期檢視趨勢。

ECC 是「資料完整性保險」，伺服器/工作站不買 ECC 如同開車不買保險 —— 省小錢、賭大命。凡涉及金錢、生命、科學發現的運算，ECC 都是標配。