BIOS 中的記憶體參數微調能釋放硬體潛能，提升系統回應速度與穩定度。以下針對 SDRAM/DDR 世代核心選項說明調校原則與實作步驟。
1. SDRAM Timing (記憶體存取時序) — 手動模式釋放潛能
預設 BIOS 讀取 SPD 自動設定，保守穩定但非最優。進入 Advanced Chipset Features → 將 SPD Setting 改為 User Define，即可手動調整下列參數：
- CAS Latency (CL)： 行位址選通延遲，CL2 比 CL3 少一個週期，效能提升 3–5%。優質顆粒 (如 Samsung 原廠、Micron D9) 多支援 CL2；普通兼容顆粒僅能跑 CL3。必須配合 SPD 實測能力設定，盲目降低會導致不穩定或無法開機。
- RAS-to-CAS Delay (tRCD)、RAS Precharge (tRP)、Active to Precharge (tRAS)： 依顆粒規格表逐步緊縮 (如 2-2-2-5 → 2-2-2-6)，每降 1 週期約提升 1–2% 頻寬，以 MemTest86+ 循環測試 8+ 小時驗證穩定。
2. DRAM Clock (記憶體異步/同步模式) — VIA 晶片組特有優勢
VIA 平台 (KT133/266/400/880 等) 支援記憶體與 FSB 異步運作：
- HOST CLK：同步模式，記憶體頻率 = FSB (如 133/133)。
- HOST CLK +33MHz：FSB 100MHz 時記憶體跑 133MHz (PC133 SDRAM / DDR266)，頻寬大增。
- HOST CLK -33MHz：FSB 133MHz 時記憶體降為 100MHz，舊 PC100 記憶體續用。
注意： 異步模式引入跨域同步延遲，實測效能未必優於同步高頻；現代 Intel/AMD 整合式記憶體控制器已取消此選項，僅保留倍頻比設定。
3. 進階電壓與驅動強度調整 (DDR/DDR2/DDR3 通用)
- DRAM Voltage (VDIMM)： 依顆粒規格表微調 +0.1–0.3V 配合緊縮時序，嚴禁超過廠商最大額定值 (如 DDR3 1.5V 標準顆粒上限 1.65V，高壓版 1.85V)。
- Drive Strength / ODT (On-Die Termination)： 調整輸出驅動阻抗與終端電阻，匹配主板走線阻抗 (通常 40–60Ω)，減少訊號反射，提升高頻穩定度。
4. 實戰驗證流程
- 進入 BIOS 載入預設值 → 存檔重開機，確認基準穩定。
- 啟用 XMP/DOCP (若支援) 一鍵套用廠商認證超頻配置。
- 手動微調：優先緊縮 CL，再調 tRCD/tRP/tRAS，最後拉頻率。
- 每步變更後：MemTest86+ 測 4 遍 → Prime95 Blend 測 30 分鐘 → 實際遊戲/應用跑 1 小時。
- 出現藍屏/重啟/報錯 → 回退上一組穩定參數，微增電壓或放寬時序。
黃金法則：穩定第一，效能第二。日常使用建議載入 XMP/DOCP 即可；極限超頻需深厚硬體知識與完善散熱支撐。