記憶體顆粒封裝經歷 DIP → SIP → SOJ → TSOP → BGA → CSP → WLCSP 多代演進，每代皆為追求更高密度、更優電氣特性、更佳散熱與更低成本。以下回顧關鍵封裝技術里程碑。

早期直插式封裝

• DIP (Dual In-line Package)： 長方形、雙側引腳 (8–64pin)、體積大、抗干擾弱、散熱差，早期記憶體短暫使用。
• SIP (Single In-line Package)： 單側引腳直插 PCB，佔板面積小，但高度受限、引腳不足、效能受限，快速退場。

面向安裝封裝 (SMT) 時代

• SOJ (Small Outline J-lead)： J 狀引腳彎曲貼於晶片底部四周，需專用插座，比 DIP/SIP 密度高，早期 SIMM 模組常用。
• TSOP (Thin Small Outline Package)： 厚度僅 SOJ 1/3，矩形周邊引腳 (SDRAM 兩側、SGRAM 四側)，高頻特性優、可靠度高，統治 1990s–2000s 記憶體市場。缺點：引腳焊點接觸面小，熱傳導差。

球柵陣列 (BGA) 革命

• Tiny-BGA (Kingmax 首創)： 超小型 BGA，錫球焊接取代引腳，晶片面積減 30%+，連接路徑極短 (低 EMI、高頻)、焊球接觸面大 (散熱優)、單模組容量倍增。
• µBGA (Micro BGA)： 正方形、更小佔地、底部球狀觸點，電氣/散熱/超頻表現優異，成本極高，專供 Direct RDRAM 高頻應用。

晶片級封裝 (CSP) 與晶圓級封裝 (WLCSP)

• CSP (Chip Scale Package)： 封裝面積與晶片面積比 < 1:1.14，絕對尺寸 ~32mm² (BGA 1/3、TSOP 1/6)。同體積下容量提升 3 倍，雙面散熱 (PCB+背面)、熱阻極低。JEDEC DDR2 標準淘汰 TSOP-II，CSP 改良版 WLCSP 接棒。
• WLCSP (Wafer Level CSP)： 晶圓級直接佈線封裝，省去切割後再封裝步驟，尺寸最貼近晶片極限，可靠度最高，成為 DDR3/4/5 及行動記憶體主流封裝。

記憶體模組形態演進

封裝技術推動模組形態變革：

• SIMM → DIMM → RIMM： 從單列共用訊號到雙列獨立訊號，針腳數從 30/72 → 168/184/240/288，支援 64-bit 寬度與多通道。
• SO-DIMM / Micro-DIMM / FB-DIMM： 筆電/超輕薄/伺服器差異化需求衍生專用規格。

展望：3D 堆疊 (TSV、HBM)、異質整合將推動封裝向垂直發展，打破平面縮放極限，滿足 AI/HPC 極致頻寬需求。