TSO（TCP Segment Offload）利用網卡硬體實現 TCP 分段，減輕 CPU 負載，縮短處理週期。其原理雖不複雜，但細節決定成敗。本文從數位邏輯電路角度，勾勒 TSO 的核心實現框架。

從門電路到時序電路：硬體加速的邏輯基石

TSO 設計屬於數位邏輯與時序電路範疇，涉及與門、非門、比較器、譯碼器、觸發器等基礎元件。關鍵在於如何組合這些元件——這是另一種「硬體程式設計」。不同於軟體的順序執行，硬體強調「讓電流流一下」：電流衝過邏輯門、經過管腳，高低電平瞬間轉換，並行完成運算。

TSO 核心電路框架示意

關鍵區別：TCP 分段 ≠ IP 分片。 TCP 分段在傳輸層依據 MSS 切分資料流，保留 TCP 頭部資訊；IP 分片在網路層依據 MTU 切分封包，可能破壞傳輸層邏輯。看懂此差異，方能理解上圖電路流程。

專用電路與通用 CPU 的本質鴻溝

• CPU（指令集架構）：關注「外部如何調用」，提供通用指令集，順序執行指令流。
• 專用電路（TSO 引擎）：關注「內部執行邏輯」，幾乎不對外提供介面，僅透過設定少量暫存器（MTU、封包長度、頭部長度）即可啟動，後續全自動並行執行。

這是串行程式設計與並行硬體執行的根本分野。Intel 千兆/萬兆網卡晶片內部，海量邏輯單元同時實現 RSS、硬體 Hash 分類等功能，宛如「江河決堤、順勢吞噬」——我們的任務是設計好溝壑（電路佈局），而非指揮每一滴水（指令流）。

指令分發系統的微觀視角

CPU 內部控制邏輯實為統一的指令分發系統：發射 0/1 組合驅動各級邏輯門，輸出級聯傳遞，最終產生結果。這與洪水決堤後、水流同時經過彎道、拱橋產生延遲分流的物理過程高度同構。

掌握 TSO 原理，關鍵在於理解「預先佈線、觸發自動、並行完成」的硬體思維，這正是現代高效能網路卸載技術的共同內核。