計算機系統三層面向

• 計算機系統架構 (ISA/Architecture)：程式設計師可見的介面 — 指令集、資料型別、暫存器、定址模式、記憶體模型、中斷/例外、特權模式。「做什麼」
• 計算機組織 (Organization/Microarchitecture)：架構的邏輯實現 — 流水線、超標量、順序/亂序執行、分支預測、快取階層、總線拓撲、記憶體控制器。「怎麼做」
• 計算機實現 (Implementation)：物理實現 — 晶片製程、版面佈局、時脈分配、電源管理、封裝、散熱。「用什麼材料做」

經典分類法回顧

Flynn 分類法 (指令流/資料流)

類別	縮寫	說明	代表
單指令單資料	SISD	傳統序列處理器	早期 CPU、單核心微控制器
單指令多資料	SIMD	一條指令操作多組資料 (向量化)	SSE/AVX/NEON、GPU 著色器、NPU 矩陣運算
多指令單資料	MISD	理論模型，極少實作	容錯冗餘系統 (空間冗餘)
多指令多資料	MIMD	多處理器/多核心，各自執行不同指令流	多核心 CPU、多電腦叢集、超級電腦

馮紐曼 vs 哈佛架構

• 馮紐曼：指令與資料共用同一記憶體空間、同一匯流排 (Von Neumann Bottleneck)。現代 CPU 以 L1 指令/資料快取分離緩解。
• 哈佛：指令/資料記憶體分離、獨立匯流排，並行取指取數。單晶片、DSP、GPU 著色器核心常採用修改版哈佛架構。

處理機並行層級

• 指令層級並行 (ILP)：超標量多發射、動態排程、推測執行、VLIW/EPIC (Itanium)。
• 執行緒層級並行 (TLP)：SMT (Hyper-Threading)、多核心 (CMP)、多處理機 (SMP)、叢集 (MPP/Cluster)。
• 資料層級並行 (DLP)：SIMD/向量處理、GPU、NPU/TPU 矩陣陣列。
• 請求層級並行 (RLP)：伺服器並行服務多客戶端請求。

現代處理器微架構關鍵技術

技術	核心思想	效益	代表實作
超標量 + 亂序執行	單週期多指令發射、動態依賴分析、指令視窗	提升 IPC (Instructions Per Cycle)	Intel P6/NetBurst/Core/Golden Cove、AMD Zen、ARM Cortex-X/A7xx、Apple M 系列
分支預測	雙模/巡迴/感知器預測器、返回位址堆疊 (RAS)	減少管線沖刷罰則	TAGE、ITTAGE、多級預測器
多級快取階層	L1 I/D (私有) → L2 (私有/共享) → L3/LLC (共享) → DRAM	隱藏記憶體延遲、降低頻寬壓力	包含式/非包含式、目錄式一致性 (MESI/MOESI)
預取	硬體/軟體預取 (Stride、指標追蹤、ML-based)	提前將資料拉近核心	L2/L3 硬體預取器、prefetchnta 指令
SMT (同時多執行緒)	單核心複製架構狀態 (PC、暫存器)、共享執行單元/快取	提升吞吐率 15~30%，隱藏記憶體延遲	Intel HT、AMD SMT、POWER SMT8、ARM 部分核心
異構運算 (Big.LITTLE / Hybrid)	效能核 (P-core) + 效率核 (E-core) + GPU/NPU/ISP	單晶片覆蓋高效能/高能效/專用加速	Intel 12/13/14 代、Apple M、ARM DynamIQ、AMD Zen 4c/5c
Chiplet / 3D 封裝	將 CPU 核心、I/O、快取、記憶體控制器拆分為多晶粒互連	良率提升、模組化設計、記憶體頻寬擴展	AMD Zen 2/3/4/5 (CCD + IOD)、Intel Foveros/EMIB、Apple UltraFusion

效能評價指標

• 執行時間：唯一可靠的絕對指標。Time = Instructions × CPI × Clock Cycle Time。
• MIPS (Million Instructions Per Second)：Clock Rate (MHz) / CPI。缺點：指令集複雜度不同、CPI 隨程式變動，跨架構不可比。
• FLOPS (Floating-point Operations Per Second)：科學運算/AI 核心指標。Peak FLOPS = 核心數 × 每週期 FMA 數 × 2 (FMA=乘加) × 頻率。
• 基準測試套件：SPEC CPU (整數/浮點)、Geekbench (跨平台)、MLPerf (AI)、TPC-C/TPC-H (資料庫)、3DMark/游戲實測 (圖形)。
• Amdahl 定律：Speedup = 1 / ((1-P) + P/S)，P 為可並行化比例，S 為並行加速比。啟示：優化熱點、減少序列瓶頸、異構加速專用負載。

系統設計定量原則

1. Make the common case fast：優化 90% 常見路徑，接受 10% 罕見路徑較慢。
2. 平衡：CPU/記憶體/IO/網路頻寬匹配，避免單一瓶頸。
3. 局部性原則：時間/空間局部性 → 快取、預取、分頁、分支預測基石。
4. 冪等性/可重試：分散式系統容錯基石。
5. 能量比例性：效能/瓦特為移動/資料中心核心 KPI。

未來趨勢展望

• RISC-V 開放指令集：模組化擴展、領域專用加速器 (RoCC)、學術/產業共同演進。
• CXL (Compute Express Link)：基於 PCIe 的一致性互連，實現記憶體擴展、異構加速器共享記憶體、資源池化。
• 近記憶體/記憶體內運算 (PIM/Processing-in-Memory)：將運算單元移至 DRAM/3D NAND 內部，打破記憶體牆。
• 光子互連 / 晶片間光連接：突破銅互連頻寬/功耗/延遲極限。
• 量子/類神經/概率運算：特定問題 (優化、機器學習、密碼分析) 的專用加速路徑。

計算機架構從馮紐曼單核心演進至今日異構多晶粒 SoC，核心動力始終是在功耗、面積、成本約束下最大化目標負載效能。理解架構/組織/實現三層關係、掌握並行層級與關鍵微架構技術，是軟硬體協同優化、創新系統設計的基石。