CPU 與系統其餘部分 (北橋/記憶體控制器/IO) 的溝通效率，直接決定平台整體效能上限。Intel 坚持以「前端匯流排」 (FSB) 為核心的共享匯流排架構；AMD 自 K8 架構起引入點對點封包式「HyperTransport」 (HT) 總線，並將記憶體控制器內建核心。本文從頻寬計算、架構哲學、實際頻寬對比三個維度，剖析兩大陣營互連技術的優劣與演進。
頻寬計算基礎：理論峰值怎麼算？
總線頻寬 = (有效頻率 × 資料寬度) / 8 (Bytes)
- Intel FSB (GTL+)： 64-bit 資料寬度。
例：800 MHz FSB → 800M × 64 / 8 = 6.4 GB/s
1333 MHz FSB → 1333M × 64 / 8 = 10.67 GB/s
- AMD HT 總線： 32-bit 雙向鏈路 (單向 16-bit 上行 + 16-bit 下行，或 32-bit 單向)。
例：1800 MHz HT → 1800M × 32 / 8 = 7.2 GB/s (單向)
2000 MHz HT → 2000M × 32 / 8 = 8.0 GB/s (單向)
雙向聚合頻寬下，HT 2000 MHz 達 16 GB/s，Intel 1333 MHz FSB 雙向為 21.3 GB/s。純理論峰值 Intel 略勝，但架構差異導致實際效能表現不同。
架構哲學大不同：共享匯流排 vs 點對點互連
Intel FSB：共享式多點匯流排
- CPU、北橋、記憶體控制器掛載於同一組訊號線。
- 所有資料 (CPU-記憶體、CPU-IO、多核心同步) 搶佔同一頻寬。
- 頻率 = CPU 外頻 × 4 (QDR，四倍資料率)。超頻時外頻與 FSB 同步變化。
- 優點：架構成熟、驗證簡單；缺點：擴展性差、多核心/多 CPU 爭用嚴重、北橋成瓶頸。
AMD HyperTransport：點對點封包交換
- 處理器間、處理器-晶片組間建立專用雙向鏈路，互不干擾。
- 記憶體控制器內建 CPU (IMC)，CPU 直連記憶體，不再有傳統 FSB；HT 僅處理 CPU-IO、CPU-CPU 通訊。
- 頻率獨立於 CPU 核心時脈，可獨立調整 (HT 乘數)。
- 優點：延遲極低、擴展性強 (支援多 CPU 直連拓撲)、頻寬隔離；缺點：早期晶片組驗證複雜、單向寬度窄 (32-bit) 需高頻補償。
記憶體頻寬匹配實戰：別讓記憶體拖了 CPU 後腿
原則：記憶體頻寬 ≥ CPU 互連頻寬，避免記憶體成為瓶頸。
公式：記憶體頻率 (MHz) × 通道數 × 8 Bytes ≥ CPU 互連頻率 (MHz) × 互連位寬 / 8
案例驗算：AMD HT 2000 MHz + 雙通道 DDR2-667
- 記憶體頻寬：667 × 2 × 8 = 10.67 GB/s
- HT 單向頻寬：2000 × 32 / 8 = 8.0 GB/s
- 結論：記憶體頻寬充裕，系統平衡良好。
Intel 平台對比：FSB 1333 MHz + 雙通道 DDR2-667
- 記憶體頻寬：同 10.67 GB/s
- FSB 頻寬：1333 × 64 / 8 = 10.67 GB/s
- 結論：剛好匹配，但 FSB 尚需分擔 IO 流量，實際可用頻寬更緊張。
演進與啟示
Intel 後來於 Nehalem 架構 (Core i7 1 代) 棄用 FSB，改採 QPI (QuickPath Interconnect) — 同樣採用點對點封包式總線並內建記憶體控制器，架構哲學與 HT 趨同。這證明：整合記憶體控制器 + 點對點高速互連 才是多核心、多處理器時代的正解。HT 總線設計理念更早一步驗證了這條路徑，並廣泛應用於 AMD 伺服器多路互連、主機板晶片組連接、甚至 GPU (如 HyperTransportX) 等領域，成為業界標準互連技術之一。