隨著 DIY 裝機風潮興起，雙核心處理器逐漸成為主流選擇。然而，許多玩家對「單核心」與「雙核心」的本質差異、以及 Intel 與 AMD 兩大陣營的架構哲學仍存疑惑。本文將深入剖析雙核心處理器的運作原理，並以當時雙方旗艦產品——Intel Pentium D (Smithfield 核心) 與 AMD Athlon 64 X2 為例，探討真假「雙核」之爭、架構效率差異，以及多核心時代面臨的功耗與頻寬挑戰。

核心架構大不同：誰才是「真雙核」？

早期關於「真假雙核」的論戰，核心在於兩顆運算核心之間如何溝通。Intel 首代桌面級雙核心 Pentium D (代號 Smithfield)，本質上是將兩顆 Prescott 核心封裝在同一顆晶片內。兩顆核心各自擁有 1MB L2 快取，但必須透過前端匯流排 (FSB) 經由北橋晶片 (MCH/GMCH) 來同步快取一致性。這意味著核心間通訊需「繞出」CPU 封裝，延遲極高，嚴重拖累多執行緒效能，迫使 Intel 唯有靠堆疊高頻率來彌補架構短板。

反觀 AMD Athlon 64 X2，採用原生雙核心設計，兩顆核心整合於單一矽晶片上，內建 System Request Queue (SRQ) 仲裁機制，核心間資料交換完全在晶片內部完成，無需經過外部匯流排。這種「原生雙核」架構在高負載多任務環境下展現顯著優勢，延遲更低、效率更高。

雙核心時代的雙重考驗：功耗與記憶體頻寬

Intel 的功耗痛點： Smithfield 核心熱設計功耗 (TDP) 高達 130W，較 Prescott 單核心再增 13%。雙核心帶來的效能提升伴隨著能耗暴增，散熱與供電成為嚴峻課題，業界寄望 65nm 製程 (後續 Presler 核心) 能緩解此問題。

AMD 的頻寬瓶頸： 為維持 Socket 939/940 相容性，AMD 受限於針腳數，記憶體控制器僅支援 128-bit 寬度的 DDR400，理論頻寬上限 6.4 GB/s。雙核心共享有限頻寬，在記憶體密集型應用中易成瓶頸。解方在於轉向支援 DDR2 的新平台 Socket AM2 (M2)。

展望未來：從「雙核」邁向「多核」新架構

Pentium D 兩顆核心共用電壓與狀態，難以獨立控制，通訊仍仰賴外部 FSB，即便縮小至 65nm (Presler) 架構限制仍在。Intel 真正的突破在於後續推出的 Core 微架構 (Conroe/Merom)，採用原生雙核心、共享 L2 快取、獨立電壓調節、引入 Vanderpool 虛擬化、LaGrande 安全技術與 iAMT 管理技術，奠定現代多核心處理器基石。

同期 AMD 則持續深化 K8 架構，並於 2007 年推出原生四核心 Barcelona (K10)，雙方正式進入「核心數」與「架構效能」雙軌競賽。

實戰啟示：雙核心 ≠ 雙倍效能

雙核心處理器透過並行運算提升吞吐量，但受限於軟體單執行緒特性、核心間同步開銷、記憶體頻寬共享等因素，實際效能增幅遠低於理論雙倍。早期單執行緒遊戲與應用在雙核心上提升有限；真正受益的是多任務處理、影音編碼、3D 渲染等可並行化工作負載。此外，超執行緒 (Hyper-Threading) 以邏輯核心模擬並行，效能遠遜於真實物理核心，但在支援 HT 的雙核心上 (2 物理 + 2 邏輯) 仍能提升排程靈活度。

關鍵術語速查

• FSB (前端匯流排)： CPU 與北橋間資料傳輸通道，Intel Pentium 4 採用 QDR 技術，200MHz 基頻對應 800MHz 有效頻率。
• SRQ (系統請求佇列)： AMD K8 架構內部核心間仲裁機制，實現片上高效通訊。
• TDP (熱設計功耗)： 散熱系統需應對的最大持續功耗指標。